Creat Time Active Degree Last Active File Size
[ FreeCourseWeb.com ] Lynda - Learning Verilog for FPGA Development.zip
Creat Time： 2024-05-21 Active Degree： 100 Last Active： 2024-11-24 File Size： 314.79 MB
[ CourseLala.com ] Udemy - Verilog HDL Fundamentals for Digital Design and Verification
Creat Time： 2024-05-26 Active Degree： 100 Last Active： 2024-11-18 File Size： 3.45 GB
Тарасов И. Е. - ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования - 2022.pdf
Creat Time： 2024-07-13 Active Degree： 95 Last Active： 2024-11-23 File Size： 56.65 MB
Языки VHDL и VERILOG в проектир цифр аппаратуры на ПЛИС 2012.pdf
Creat Time： 2024-06-02 Active Degree： 90 Last Active： 2024-11-18 File Size： 10.76 MB
[ FPGA] Verilog Digital System Design (Navabi-1999).pdf
Creat Time： 2014-12-05 Active Degree： 76 Last Active： 2017-04-05 File Size： 27.02 MB
[ FPGA] Verilog Digital System Design (Navabi-1999).pdf
Creat Time： 2014-11-28 Active Degree： 70 Last Active： 2024-07-12 File Size： 27.02 MB
Wprowadzenie do języka VERILOG.7z
Creat Time： 2014-12-18 Active Degree： 68 Last Active： 2017-06-14 File Size： 266.23 MB
Verilog
Creat Time： 2024-05-28 Active Degree： 60 Last Active： 2024-11-13 File Size： 413.99 MB
[ DevCourseWeb.com ] Udemy - Communication Series P1 - Uart, Spi And I2C In Verilog
Creat Time： 2024-06-06 Active Degree： 50 Last Active： 2024-11-17 File Size： 2.16 GB
RobustVerilog parser 1.1 - Enhance Verilog HDL code in a simple way.rar
Creat Time： 2014-12-24 Active Degree： 43 Last Active： 2016-12-06 File Size： 1.45 MB
1 2 3 4

© 2014 - 2024  FindBt  

Sitemap   Tags   New   List   Actor